三星的 S3C44B0X处理器，为手持设备等提供一个低成本高性能的解决方案。S3C44B0X处理器有以下特点：
2.5V ARM7TDMI 内核带有8KB cache（高达75MHZ的SAMBA总线结构） ;可选的internal SRAM;
外部储存控制器（FP/EDO/SDRAM控制、片选逻辑）;
LCD Controller(最大支持256色STN)，带专用DMA的LCD控制器（最大支持256色DSTN）;
两个通用的DMA通道，两个带外部请求引脚的外围DMA通道;
两个UART/一个SIO(IRDA1.0,16字节的FIFO);
一个多主控器的IIC总线控制器和一个IIS总线控制器
5个PWM定时器和一个内部定时器;
看门狗定时器;
71位的通用I/O接口/8个外部中断源;
电源控制：Normal,Slow,Idle和Stop模式;
8通道的10位ADC;
带日历功能的实时时钟（RTC）;
片上带PLL的时钟发生器
S3C44B0的应用系统
如果你的产品需要接入网络，三星S3C44B0X微控制器可以降低你的成本，S3C44B0X可以应用在以下系统中。
GPS电话
PDA（个人数字助理）
Fish Finder
掌上游戏机
指纹识别系统
TWM（Two Way Messaging）
终端汽车导航系统
MP3播放机等等。
一．Boot ROM设计
当系统复位时，S3C44B0X访问地址0x00000000，在复位后S3C44B0X必须做一些系统变量的配置，因此这段特殊的代码（BOOT ROM 映像）应当位于地址为0x00000000处，即BANK0(对映的片选是nGCS0)的位置，所以我们在BANK0的位置连接存放启动代码的ROM（FLASH）芯片,连接到BANK0的芯片可以采用不同宽度的数据总线，总线宽度是受引脚OM[1：0]控制的（在硬件上，0用连接下拉电阻来实现，1用连接上拉电阻来实现）。
表3-1.ROM Bank 0的数据总线宽度
|
OM[1:0]] |
数据总线宽度 |
|
00 |
8位（字节） |
|
01 |
16位（半字） |
|
10 |
32位（字） |
|
11 |
测试模式 |
8位的Boot ROM设计
图3-1单字节的Boot ROM的设计
用8位EEPROM/FLASH设计16位Boot ROM
图3-2为用8位EEPROM/FLASH设计16位Boot ROM
图3-2为用字节EEPROM/FLASH设计的半字BOOT ROM
当制作半字的ROM映像，可以分成两个文件EVEN和ODD.
表3-2.ROM Image和大/小端的关系
|
|
大端 |
小端 |
|
DATA[7:0] |
Odd |
Even |
|
ATA[15:8] |
Even |
Odd |
用16位EEPROM/FLASH设计16位BOOT ROM
图3-5.16位EEPROM/FLASH设计的16位BOOT ROM
用8位设计EEPROM/FLASH设计的32位Boot ROM
图3-4.用8位EEPROM/Flash设计的32位启动ROM
烧写用8位EEPROM/Flash设计的32位启动ROM当你制作字ROM映像，可以分成四个映像文件
图3-5.ROM映像和端的关系
我们的开发板采用的是用16位EEPROM/FLASH设计BOOT ROMFlash，连接电路如图3-6 所示，处理器是透过芯片选择nGCS0 与外部Flash 芯片连接。由于是16bit 的Flash，所以用CPU 的地址线A1-A20 来分别和Flash 的地址线A0-A19 连接。Flash 的地址空间为0x00000000~0x00200000约2M bytes。
如图3-6开发板和FLASH的连接
二．存储器设计和控制
S3C44B0X支持8个存储块，其中Bank0-Bank5支持ROM/SRAM；Bank6-Bank7支持ROM/SRAM和FP/EDO/SDRAM。S3C44B0X中的系统管理能够通过S/W控制每组的访问时间、数据总线宽度。Bank6-Bank7的类型需要相同。（例如ROM&ROM,SDRAM&SDRAM）每组ROM/SRAM/DRAM的数据宽度受BWSCON控制寄存器控制。
Bank0用于Boot ROM，因此Bank0受H/W控制，既受控于引脚OM[1:0]，当系统复位时，通过专用的命令，LDMIA和STMIA对BWSCON,BANKCON0-7,BANKSIZE, MRSRB6/7实施控制。例如下面代码用来配置特殊功能寄存器。特殊功能寄存器配置代码：
LDR r0, =SMRDATA
LDMIA r0, {r1-r13}
LDR r0, =0x01c80000 ;BWSCON Address
STMIA r0, {r1-r13}
. . . . . . . . . . . .
SMRDATA
DCD 0x22221210 ;BWSCON
DCD 0x00000600 ;GCS0
DCD 0x00000700 ;GCS1
DCD 0x00000700 ;GCS2
DCD 0x00000700 ;GCS3
DCD 0x00000700 ;GCS4
DCD 0x00000700 ;GCS5
;DCD 0x0001002a ;GCS6 EDO DRAM(Trcd=3,Tcas=2,Tcp=1,CAN=10)
;DCD 0x0001002a ;GCS7 EDO DRAM(Trcd=3,Tcas=2,Tcp=1,CAN=10)
DCD 0x00018000 ;GCS6 SDRAM(Trcd=2,SCAN=8)
DCD 0x00018000 ;GCS7 SDRAM(Trcd=2,SCAN=8)
DCD 0x00a60000+953 ;Refresh(REFEN=1,TREFMD=0,Trp=3.5(D)or 4(SD),
; Trc=5(S), Tchr=3(D),Ref CNT)
DCD 0x0 ;Bank size, 32MB/32MB
DCD 0x20 ;MRSR 6(CL=2)
DCD 0x20 ;MRSR 7(CL=2)
Bank0-Bank5的设计
请参考一．Boot ROM设计
Bank6-Bank7即S3C44B0X的SDRAM的设计
Bank6-7，可以有着不同的数据总线宽度，并且数据总线宽度由S/W，一个BWSCON特殊功能寄存器组控制的。Bank6-7的一个设计样例如图3-7和3-8所示。
图3-7 16位EDO/Normal DRAM设计
图3-8 32位EDO/Normal DRAM设计
S3C44B0X SDRAM接口特性如下：
SDRAM的最大行地址：10位
CAS延迟：2/3周期
表3-3 SDRAM接口
|
块的大小 |
总线宽度 |
元件大小 |
内存分配 |
地址宽度 |
|
2MByte
|
x8 |
16Mbit |
(1M x 8 x 2Bank) x 1 |
A20 |
|
x16 |
(512K x 16 x 2B) x 1 |
|
4MB
|
x8 |
16M |
(2M x 4 x 2B) x 2 |
A21 |
|
x16 |
(1M x 8 x 2B) x 2 |
|
x32 |
(512K x 16 x 2B) x 2 |
|
8MB |
X16 |
16M |
(2M x 4 x 2B) x 4 |
A22 |
|
X32 |
(1M x 8 x 2B) x 4 |
|
x8 |
64M |
(4M x 8 x 2B) x 1 |
|
x8 |
(2M x 8 x 4B) x 1 |
A[22:21] |
|
X16 |
(2M x 16 x 2B) x 1 |
A22 |
|
X16 |
(1M x 16 x 4B) x 1 |
A[22:21] |
|
X32 |
(512K x 32 x 4B) x 1 |
|
16MB |
X32 |
16Mb |
(2M x 4 x 2B) x 8 |
A23 |
|
X8 |
64Mb
|
(8M x 4 x 2B) x 2 |
|
x8 |
(4M x 4 x 4B) x 2 |
A[23:22] |
|
X16 |
(4M x 8 x 2B) x 2 |
A23 |
|
X16 |
(2M x 8 x 4B) x 2 |
A[23:22] |
|
X32 |
(2M x 16 x 2B) x 2 |
A23 |
|
X32 |
(1M x 16 x 4B) x 2 |
A[23:22] |
|
x8 |
128Mb |
(4M x 8 x 4B) x 1 |
|
X16 |
(2M x 16 x 4B) x 1 |
|
32MB
|
x16 |
64Mb |
(8M x 4 x 2B) x 4 |
A24 |
|
x16 |
(4M x 4 x 4B) x 4 |
A[24:23] |
|
x32 |
(4M x 8 x 2B) x 4 |
A24 |
|
x32 |
(2M x 8 x 4B) x 4 |
A[24:23] |
|
x16 |
128Mb
|
(4M x 8 x 4B) x 2 |
|
x32 |
(2M x 16 x 4B) x 2 |
|
X8 |
256Mb
|
(8M x 8 x 4B) x 1 |
|
x16 |
(4M x 16 x 4B) x 1 |
SDRAM需要的接口引脚是CKE,SCLK,nSCS[1:0],nSCAS,nSRAS,DQM[3:0],ADDR[12]/AP.
SDRAM的设计样例如图3-9，图3-10所示
图3-9 16位元件设计16位SDRAM
图3-10.用16位元件设计32位SDRAM
我们开发板的SDRAM连接电路如图3-11 所示，SDRAM 分成4 个BANK，每个BANK为1M×16bit。BANK 的地址由BA1、BA0 决定，00 对应BANK0，01 对应BANK1，10 对应BANK2，11 对应BANK3。在每个BANK 中，分别用行位址脉冲选择RAS 和列地址脉冲选择CAS 进行寻址。实验系统为用户提供设定跳线，作为升级SDRAM 内存容量至4×2M×16bit。具体方法是使SDRAM 的BA0、BA1 分别接至CPU 的A22，A23 脚。SDRAM 由MCU 专用SDRAM 芯片选择信号nSCS0 选择，地址空间为0x0C000000.0x0C800000 约8M byte（升级为16M byte）。
图3-11开发板SDRAM和S3C44B0X的连接
开发板上提供了一块支持IIC总线的EEPROM（AT24C08），容量为8KB。IIC 是用于内部IC控制的简单的双向双线串行总线，在标准模式下数据的传输速度可以达到100kbit/s，在高速模式下可以达到400kbit/s。
由于MMC卡接口，S#C44B0X SPI接口应用如下电路：nCS信号通过通用I/O口(GPE5)实现的。SIORXD引脚的内部的50k的上拉电阻开启。
图3-12.S3C44B0X的SPI连接
以太网络电路模块如图1-15 所示，ARM 嵌入式开发环境采用REALTEK 公司生产的、性价比很高的、带有即插即用功能的全双工以太网络控制器RTL8019AS 对S3C44BOX 进行以太网扩展。该网络控制器主要特性包括：
符合Ethernet II 与IEEE802.3 标准；
全双工收发可同时达到10Mbps 的速率；
内置16KB 的SRAM，用于收发缓冲，降低对主处理器的速度要求；
支持8/16 位数据总线、8 个中断申请线以及16 个I/O 基地址选择；
支持UTP，AVI 和BNC 自动测试，还支持对10BaseT 拓扑结构的自动极性修正；
4 个LED可编程输出；
100腳的PQFP封裝，縮小了PCB板的尺寸。
3.2.6音频编码器(UDA1341TS)与S3C44B0X的连接
IIS 即音讯数据接口，它是SONY、PHILIPS 等电子巨头共同推出的接口标准。IIS 接口电路如图3-13本系统把IIS 接口与PHILIPS 的UDA1341TS音讯数字信号编译码器相连接，得到MICROPHONE 音讯输入信道和SPEADER音讯输出信道。UDA1341TS 可把立体声模拟信号转化为数字信号，同样也能把数字信号转换成模拟信号，并可用PGA（可程序增益控制），AGC(自动增益控制)对模拟信号进行处理；对于数字信号，该芯片提供了DSP(数字音讯处理)功能。在实际中，UDA1341TS 可广泛应用于MD、CD、NoteBook、PC 和数码摄相机等。S3C44B0X 的IIS 也可与UDA1341TS 的BCK、WS、DATAI、SYSCLK
相连。对于UDA1341TS 的L3 总线，它是该芯片工作于微处理器输入模式时使用的，它包括L3DATA、L3MODE、L3CLOCK 共三根接线，它们分别表示为微处理器接口数据线、微处理器接口模式线，微处理器接口定时器线。透过这个接口，微处理器能够对UDA1341TS 中的数字音讯处理参数和系统控制参数进行设定。但是S3C44B0X 中没有设该专用接口，可透过通用I/O 埠进行扩充。S3C44B0X的IIS的接口电路如下：
图3-13音频编码器(UDA1341TS)与S3C44B0X的连接
ARM 嵌入式开发环境提供了一块16MB的Flash硬盘，芯片型号为K9F2808。其芯片选择信号为nGCS1，并用通用I/O 埠GP6、GP7、PF3、PF4 分别连接K9F2808 的ALE、CLE 、R/B、CE 埠；用户可将硬盘与USB 接口一起用在数据储存使用，也可将用户自己的程序及数据存储到硬盘中。其具体应用有： 将采集到的数据存储到硬盘中，并可以将这些资料透过USB 上传到PC 主机上进行备份或分析； 将某系统的参数设定存储于硬盘中，并可在系统执行时实时修改，掉电保护等；当系统程序代码量十分巨大，无法在2MB 的FLASH 闪存中执行时，可把程序代码存放在硬盘中，在系统上电时，透过执行在FLASH 闪存中的启动程序代码调入大容量的SDRAM 中执行，此功能对执行大核心操作系统的应用程序十分有用。
该接口是一个通用的8bit\16bit 总线扩充端口，可挂硬盘或CF 卡（compact Flash 卡），以及用户自已扩充的外围组件。接口连接到硬盘或CF卡时，LED_D4即硬盘工作指示灯变亮。该接口占用了CS3、CS4、CS5 三个芯片选择信号及EXINT4、EXINT5两个外部中断。
LCD与S3C44B0X的连接
S3C44B0X的LCD的接口示范电路如下：
SAMSUNG DISPLAY DEVICES CO的UG-32F04(320*240 mono STN LCD),LTD(参考图3-14)
——TL49CAN 可以用来产生VEE(-25V).
SAMSUNG DISPLAY DEVICES CO的UG-32F03A(320*240 mono STN LCD),LTD(参考图3-15)
——VEE由LCD模块的电路产生.
——VL是典型的2.4V。
——DISPON H:显示开启，L:显示关闭
——nEL_ON H:EL关闭， L:EL关闭
KYOCERA Co的KHS038AA1AA-G24(256 color STN LCD),(参考图3-16)
——DISP信号可以通过通用I/O口、电源控制电路或nRESET电路产生
——V1-V5可以通过LCD手册推荐的电源电路提供。
图3-14 UG-32F04与S3C44B0X连接（320*240 mono STN LCD）
图3-15.UG24U03A与S3C44B0X连接（320*240 mono STN LCD）
图3-16.KHS038AA1AA-G24与S3C44B0X连接（256 color STN LCD）
典型的TSP包含两个电阻（x轴电阻，y轴电阻），所以，TSP设备有四个终端，读x方向，Q1和Q2开启Q3和Q4关闭,所以x方向的值能够通过AIN1读出；读y方向，Q3和Q4开启、Q1和Q2关闭，所以ADC能够从AIN0读出y方向的值。PEN_INT能够用来知道TSP有没有被接触。
图3-17.TSP与S3C44B0X的接口电路
图3-18 20针JTAG接口设计
图3-19 14针JTAG接口设计
|
