随着DDR存储技术的发展，工程师在工作中涉及到DDR的机会也越来越多，更多的公司，包括芯片设计、DIMM和系统厂商，正面临着性能验证和测试的难题。除了产品互通性问题和信号品质，工程师甚至还需要结合EDA设计软件仿真分析电路信号完整性。
图1，在金手指处测得的DQS/DQ 电压波形
由于DDR自身信号的复杂性，包括差动时脉信号，数十路Data Strobe（DQS）和Data（DQ）信号，每一路都有高阻（Hi-Z）和逻辑高（1）、低（0）三种状态（Tri-State），再加上五六路控制信号，十几路地址信号，使得其性能验证和测试变得极具挑战性。本文将介绍如何透过安捷伦创新的示波器DDR测试软件，确认问题产生时对应的具体时间/时序和信号品质，和如何运用安捷伦EEsof ADS先进设计系统EDA，进行电路设计和仿真。
图2，(a) Hi-Z在眼图中央 (b),Hi-Z被去掉之后的眼图
时序验证是DDR量测的关键之一，也是最困难的部分。在面对高速总线时，眼图是最常用的信号完整性测试方法，但由于DDR信号本身的独特性，传统的『触发-堆栈』方式不适用于DDR，导致很多工程师都已经放弃这样的测试方式。
|
相 关 文 章
